Реализация на ПЛИС циклического избыточного кодера по 32-битному полиному для стандартов IEEE 802.3

Исследованы развитие и стандартизация технологии передачи данных Ethernet. Выявлены поля в структурах данных пакетов IEEE 802.3, содержащие биты циклического избыточного кодирования (CRC). Определён подход к вычислению CRC по 32-битному полиному. На языке программирования Verilog созданы исходный код кодера CRC и тестовая программа для его проверки. В среде разработки ПЛИС Xilinx Vivado проведено моделирование процесса вычисления 32-битного полинома CRC. Выполнена проверка результатов вычислений в онлайн-калькуляторе. Представлена синтезированная цифровая схема кодера, приведены результаты трассировки и затрата ресурсов ПЛИС. Проведён анализ энергопотребления реализованного на ПЛИС кодера.